华为韬定律重塑半导体：麒麟芯片频宽破5GHz AI算力激增125倍

快科技5月25日讯，今日华为正式推出半导体领域全新法则——韬定律（Tau）。该思路摒弃了传统DUV、EUV光刻通过缩小晶体管体积的路径，转而利用时间维度的微缩来替代摩尔定律的几何缩微，借助逻辑折叠技术提升集成密度。

此定律的意义无论怎样强调都不为过，但核心不在于华为提出的理论影响有多深远，而在于在此定律指导下华为能打造出何种芯片。若缺乏实际成果，再完美的理论也难以令业界信服。

幸运的是，华为何庭波发布了更具说服力的数据来支撑这一规律，从发布会现场提取了两组明确的数据对比，让我们看看在韬定律加持下，华为麒麟与昇腾芯片将迎来怎样的性能飞跃。

该图表披露了今年麒麟芯片在密度、性能及频率等维度的数据，晶体管密度跃升至238mtr/mm²，即每平方毫米2.4亿的水平，较此前大幅增长53.5%。作为参照，台积电3nm工艺的密度约为2.8亿。

这一增幅极为显著，要知道台积电与Intel在10nm之后的工艺中，每代密度提升仅为20%至30%，而进入2nm时代后，台积电的密度提升甚至缩减至10%。

不仅密度飙升逾半，P核高性能核心的能效也提升了41%，同时最大运行频率提高了12.7%。

另一张图表更详尽地展示了麒麟芯片密度与频率的演进路线：今年麒麟芯片可达3.1GHz频率，至2030年将逐步提升至4.2GHz，而2031年等效1.4nm工艺版本将直接突破5.0GHz大关。

在晶体管密度方面，今年达到238mtr/mm²后，未来几代增幅相对平缓，至2030年为292mtr/mm²，但在等效1.4nm工艺实现后，将再次猛增至400mtr/mm²。

与此同时，华为超节点集群性能也将迎来爆发式增长。目前的Atlas950性能为8EFLOPS，明年Atlas960将提升至60EFLOPS，而下一代Atlas将直指ZFLOPS性能，实现125倍的跨越。

那么，华为的这些芯片工艺在业界处于什么水平？此前我们曾发布过IMEC的路线图，2028年对应A14工艺，2030年约为A10节点，即等效1nm工艺。华为在2031年达到等效1.4nm，时间上落后3年，工艺水平约落后一代。

与当下现状相比，华为在此指标上已实现大幅追赶。毕竟当前7nm等效工艺较台积电落后约3至4代，诸多技术指标难以比拟。而在韬定律的推动下，即便存在差距，代差也已显著缩小，具备了同台竞技的实力。

最后，华为的路线图仍有诸多细节未公开，即2031年等效1.4nm的目标是否已包含国产EUV光刻机？若未考虑EUV因素，那韬定律绝对是颠覆性的，称其改写当前半导体行业规则毫不夸张。

当然，即便包含了国产EUV的进展，同样令人惊叹，这意味着国产半导体核心装备仅用数年便追平了ASML数十年的积累，足以让国际社会为之震撼。

责任编辑：宪瑞