AI推理遇微秒瓶颈？Alice&Bob首创“解耦AI”架构破局
量子计算的强项在于攻克传统计算设备无能为力的难题。然而，量子态极易受干扰，会在瞬息之间发生退相干现象。
业界普遍认为，容错量子计算是释放量子潜力的最佳途径，但代价极其高昂。往往需要上千个物理量子比特，才能构筑出一个逻辑量子比特。相比之下，经典计算的纠错冗余度仅需12.5%。
Alice&Bob研发的猫量子比特借助玻色编码，从硬件层面遏制了比特翻转失误，从而将纠错开销呈指数级削减。与其他技术路线相比，其物理量子比特的需求量骤降了200倍之多。
然而，节约物理比特的代价，是让控制回路承受了巨大压力。猫量子比特对反馈响应的速度要求极其苛刻，全部操作务必在量子比特的相干时间窗口内执行，而该窗口仅有微秒级别。
AI推理面临的“微秒级”硬性壁垒
猫量子比特必须依赖实时的错误诊断与反馈，随着系统规模扩张，控制回路的延迟问题愈发棘手。
在超导量子计算模式下，纠错解码的耗时必须控制在1微秒以内。自测量数据脱离读取设备，至处理完毕并回传反馈，整个闭环须在1微秒内终结。算法层面的优化无法破局，因为物理条件已锁死了时间上限。
Alice&Bob实际上已取得一些突破。2026年3月，他们借助NVIDIA CUDA-Q平台，将解码仿真速度提升了9.25倍，由CPU方案的18小时2分钟缩减至GPU方案的1小时57分钟。但这仅限于离线仿真，仅化解了研发阶段的痛点，并非实时操控。
实时操控才是核心难关。AI推理若无法达到微秒级反馈，猫量子比特的硬件优势便无法在实体机上兑现。
破局之道
针对此困境，Alice&Bob的对策十分直接：将AI推理层从量子比特控制硬件中剥离，使二者相互独立。这并非更换高速芯片，亦非坐等算法升级；而是凭借重新界定计算任务的边界，从根源上消除延迟困扰。
为何“解耦”可降低延迟？
在传统架构内，AI推理与控制逻辑共存于同一软硬件栈，相互挤占资源。数据搬运本身即消耗时钟周期，跨域的控制线程调度更会引入延迟。
图：实时执行与解耦执行并行示意图
解耦的核心理念，便是将实时响应需求与无需实时响应的后台分析任务拆分为两条并行线。
在实时层，于每个量子操作周期内，将必须在微秒级预算内完结的任务优先处理。同时，测量数据被复制一份，排队递交至上层软件进行解耦分析——量子信息不可克隆，但经典测量数据允许复制。上层软件随后可依据AI的解析结果，洞察趋势与模式，再反向修正实时的固件参数。
图：NVQLink解耦处理架构示意图
此套方案不与NVQLink绑定，亦不强制依赖GPU，无需特定的加速硬件。测量数据自仪器流入标量处理器后，直接编排为时间序列，交由通用的解耦并行模块予以分析。
该方案得以成立的基础，在于猫量子比特本身已大幅削减了纠错成本。玻色编码遏制了比特翻转失误，使得量子纠错所需的物理量子比特数低于其他模式。正是这省下的物理资源与纠错负荷，才为控制回路腾出了压缩延迟的余地。
校准优先于解码
Alice&Bob现阶段的工作重心更偏向解耦在线校准，而非纠错解码本身。
猫量子比特虽纠错冗余极低，但校准流程却颇为繁杂，对精度要求极高。而解耦校准在本质上比解耦纠错解码更易实现，校准并不存在微秒级的周期束缚。一个解耦的外部循环可在后台持续运转，识别校准趋势、生成修正因子，且不会干扰前端的实时控制。
这并非单一企业的孤立见解。由多国实验室与量子企业联合发布的openQSE参考架构，同样在量子-HPC软件栈内清晰划定了解耦层边界。这皆表明解耦正演变为量子-经典混合计算的一大趋势。
Alice&Bob的方案为何备受瞩目？
真正赋予该方案分量的，是Alice&Bob在产品落地维度的验证。
2026年5月，NVIDIA旗下风投NVentures注资Alice&Bob，B轮融资斩获1亿欧元。6月11日，Helium量子系统正式亮相，这是首个面向科研伙伴开放的猫量子比特完整平台，仅需18个猫量子比特即可编码一个逻辑量子比特。
6月17日，法国GENCI签下了全球首份国家级猫量子比特采购订单。该系统将安置于CEA的TGCC超算中心，预计2027年对研究人员开放使用。
产品首发、国家级采购、顶尖资本注资——一家同步实现此三项成就的公司所勾勒的架构蓝图，理应得到业界重视。
结语与前瞻
容错量子计算正迈入核心转折期，业界重心已从能否实现的可行性探讨，跨入如何高品质落地的工程化新阶段。
解耦AI的问世，标志着该工程化进程又向纵深迈进一步，其本质已由物理难题蜕变为计算机架构命题。
不过，Helium系统会否采用此方案、解耦推理与GPU解码在极限延迟下孰优孰劣，以及在线校准可否从实验室迈向产品化，这些疑问均需交由时间作答。
参考链接：
https://matrix.tencent.com/ai-detect/?code=071ghGkl2E2hWh4CYqml2f9cbm1ghGkN&state=state