SK 海力士押注台积电 3nm 工艺 旨在 HBM4E 超越三星抢占 AI 内存高地

【TechWeb 3 月 22 日消息】据韩国媒体《朝鲜日报》报道，SK 海力士正在评估在其下一代 HBM4E 产品中，为承担核心处理功能的“逻辑芯片”采用台积电 3nm 制程的可能性，以进一步拉开性能差距。

行业内部人士 3 月 20 日披露，SK 海力士规划在 HBM4E 的“核心芯片”（即堆叠的 DRAM）上采用 10nm 级第 6 代（1c）DRAM 制程，而逻辑芯片则选用台积电的 3nm 制程。

对比来看，今年 SK 海力士向英伟达供货的 HBM4 采用的是 10nm 级第 5 代（1b）DRAM 核心芯片，逻辑芯片则采用台积电 12nm 制程；而三星电子的 HBM4 则配备了 10nm 级第 6 代（1c）DRAM 核心芯片及 4nm 的逻辑芯片。

尽管 SK 海力士目前是英伟达最大的 HBM4 供应商，但据悉其在性能评估中却收到了不如三星的反馈。正如此前报道所言，三星在 HBM4 上运用了比 SK 海力士更为先进的制程工艺，因而性能占优也在意料之中。

SK 海力士此番在 HBM4E 的逻辑芯片上引入 3nm 制程，显然是想扭转这一被动局面。如果说 HBM4 更侧重于通过成熟工艺确保稳定性，那么 HBM4E 则志在实现性能突破，确立技术领先优势。

报道分析，随着可依据客户需求定制逻辑芯片的“定制化 HBM”市场从 HBM4E 时代开始逐步扩大，多种晶圆代工制程都有可能被采用。HBM4E 将应用于英伟达下一代 AI 芯片的顶级型号“Vera Rubin Ultra”。SK 海力士计划向英伟达等核心客户提供性能最优的产品。

一位半导体行业资深人士指出：“针对定制化 HBM4E，逻辑芯片是按照客户规格量身打造的，因此 3nm 和 12nm 等制程都在评估范围内。但预计 3nm 制程将成为面向市场的主流 HBM4E 逻辑芯片首选方案。”

与此同时，AMD 和谷歌也已公布计划，将在其各自的下一代 AI 芯片中采用 HBM4E，市场竞争愈发白热化。另一位行业观察者表示：“三星通过在英伟达年度 GTC 2026 开发者大会上展示 HBM4E，彰显了其抢占下一代市场的决心。SK 海力士显然也在谋划要在下一代 HBM 的性能领域夺得主导权。”