类脑芯片问世，AI能耗有望大降七成

人工智能目前正遭遇能源瓶颈。伴随模型体量的持续膨胀，数据中心对电力的需求已逼近不可持续的极限。现有的计算架构受限于“冯·诺依曼瓶颈”，处理器与内存间频繁的数据交互耗尽了系统绝大部分电力。为攻克这一难题，剑桥大学与南加州大学（USC）的科研团队研制出一种仿生“忆阻器”。此类纳米电子元件实现了存储与处理功能的合二为一，复刻了人脑的高效运作。这一突破性进展预期可使AI能耗削减70%，并赋能电子设备在以往无法想象的极端环境中正常运作。

现代计算机在主板上频繁搬运数据导致了巨大的能源浪费。这种负责运算的“大脑”与负责存档的“机柜”在物理上的分隔，正是AI系统发热及功耗损耗的根源。由剑桥大学巴博克·巴希特博士领衔的团队设计出一种忆阻器，旨在消除这种物理界限。该元件将运算与存储功能融合于单一纳米电子单元内，仿效人类神经元突触的运作机制。这种“神经形态”方案让硬件能就地处理复杂的AI任务，无需像传统架构般消耗巨量能源。剑桥团队历经三年研发出的这款器件，最高可将能耗降低70%。鉴于全球电网难以负荷AI基础设施的极速扩张，这一转型显得尤为关键。通过提升硬件的固有能效，AI产业得以持续进步，而不必像当前大规模模型训练及部署那样，引发碳排放或电力需求的同步激增。

剑桥忆阻器的技术成就归功于其精密的材料堆叠工艺。传统氧化物忆阻器多依赖丝状开关，这种方式稳定性差且难以进行大规模调控。为攻克此障碍，剑桥团队选用了一种掺杂锶和钛的改性氧化铪薄膜。该材料在层间界面构建出pn结，进而实现对电阻的精准把控。相较于传统元件，此设计保证了开关性能的稳定性与均匀性。另外，这款新型芯片所需的开关电流较传统氧化物忆阻器低了约一百万倍。电流的显著骤降是实现70%节能的核心要素。借助半导体制造中通用的氧化铪材料，研究人员确保了其发现基于行业熟知的材料基础。锶与钛的掺入赋予了器件维持状态所需的稳定性，使其能高效充当非易失性存储器，在无需持续供电的情况下依然能保存信息。

研发节能高效且高性能的硬件，对于欧洲及英国而言涉及战略自主权。随着AI在国家安全及经济竞争力层面的地位日益凸显，摆脱对高能耗传统架构的依赖已成燃眉之急。

忆阻器作为后摩尔时代潜力巨大的新型电子元件，凭借其独到的物理属性及卓越的技术表现，在存储、运算、AI等诸多领域展现出无可比拟的优势，成为冲破传统电子元件性能桎梏的关键核心。相较于传统电阻、电容、电感及现有存储设备，忆阻器在性能、能效、集成度等维度均取得了重大突破，为电子技术的革新注入了全新活力。

忆阻器最显著的优势之一在于其卓越的非易失性存储能力。不同于DRAM断电即失、需持续供电刷新，忆阻器能在断电后长期稳固维持其阻值状态，进而达成数据的永久保存，无需额外配置后备电源及刷新电路，既削减了设备能耗，又增强了数据存储的可靠性。同时，其读写操作能耗极低，数据保持阶段更是实现零功耗，读写能耗可低至飞焦级，远胜于SRAM、Flash等传统存储设备，高度契合当下电子设备低功耗、长续航的发展诉求。

在响应速率与集成度层面，忆阻器同样表现抢眼。其阻变速度可达纳秒级，逼近SRAM的响应速率，大幅超越Flash的微秒级水准，能满足高速存储与实时运算的需求，尤其适配对响应延迟要求严苛的AI推理场景。此外，忆阻器架构简洁，器件尺寸可微缩至10纳米以内，且支持三维堆叠架构，交叉阵列密度可达百万级，极大提升了存储与算力密度，能有效化解传统元件集成度匮乏、占用空间过大的难题，顺应小型化、高密度电子设备的发展潮流。

更为关键的是，忆阻器实现了存算一体的创新性突破，粉碎了传统冯·诺依曼架构中存储与运算分离的瓶颈。传统芯片中，数据需在内存与CPU间频繁搬运，不仅产生海量能耗，还会引发严重延迟，而忆阻器阵列兼具存储与运算单元双重身份，可直接在阵列内部完成矩阵乘加等AI核心运算，大幅削减数据搬运引发的损耗，运算效率较传统架构显著提升，AI能效甚至可比GPU高出百倍乃至千倍。