华为韬定律：芯片性能提升的新思路

► 文 观察者网心智观察所

5月25日，在上海举办的国际电路与系统研讨会（ISCAS 2026）这场全球顶级半导体专家齐聚的学术盛典中，华为公司董事、半导体业务部总裁何庭波发表了以《半导体新路径探索与实践》为题的主题演讲，正式推出了"韬（τ）定律"。

这是中国首次在全球半导体领域提出指导产业发展的新原则，是一套关于芯片性能如何持续提升的全新理论体系。

但在探讨"韬定律"具体内容之前，有一个问题必须先回答：为什么需要一个新的"定律"？

这又要回到一个众所周知、但鲜少有人真正理解的难题：摩尔定律，真的走到头了吗？

实际上，问题不在于摩尔定律本身"失效"，而在于它所依赖的"几何微缩"机制已触及物理极限。

过去半个多世纪，芯片产业遵循着简单的法则：把晶体管尺寸越做越小，同等面积上堆叠更多器件，性能就能自动提升、功耗就能自动下降、成本就能自动摊薄。这套逻辑在数十纳米节点上仍然可行，但从数十纳米演进到几纳米，每一步的物理难度和工程成本都在呈指数级增长。

具体而言，当制程接近2纳米、1纳米时，一个原子就代表一个"台阶"。量子隧穿效应开始产生干扰，电子会在不该出现的地方"穿墙漏电"。电流越来越难以控制，功耗散热成为棘手难题。建厂成本则持续攀升，一座3nm晶圆厂动辄需要200亿美元起步，全球能够参与的企业从数十家缩减到三四家。

一方面是微缩的边际效益急剧下降，另一方面是AI、大模型、自动驾驶对算力呈指数级增长的需求。这个剪刀差，正是华为"韬定律"试图解决的核心问题。

何庭波提出的方案是：不要再执着于"尺寸"，而是开始关注"时间"。

这正是"韬定律"最核心的转变：以"时间微缩"取代"几何微缩"。

"时间微缩"听起来有些抽象，但拆解开来并不难理解。在半导体领域，芯片的性能和晶体管密度，最终由一个名为"时间常数τ"（希腊字母τ，中文读作"韬"）的参数决定。它代表信号在芯片内从一个位置传递到另一个位置所需的时间。信号传递越快、路径越短、延迟越低，单位时间内能处理的数据量就越多，芯片的晶体管密度和性能自然也就越高。

过去，业界提升性能的做法是"把晶体管做得更小"，这样布线就能更密集、信号无需传递太远。华为的思路则是：在不显著缩小晶体管尺寸的条件下，通过系统性地压缩信号传播时延，来达到同样的效果。

这个思路类似于在上下班高峰期，不是去扩建道路（扩宽尺寸），而是想办法优化红绿灯、设置潮汐车道、加修高架和地下通道，理顺交通流，车速自然就提升了。

华为实现这一思路的核心技术，名为"逻辑折叠"。

传统芯片的电路布局是在二维平面上展开的，信号在平面上四处穿梭，大量时间耗费在布线上。逻辑折叠的本质，是将电路布局从"单层"扩展为"多层"，把原本需要长距离水平布线的关键路径"折叠"起来，垂直堆叠，从而大幅缩短信号传播的物理距离。

而逻辑折叠仅仅是华为多层级协同体系中的一个关键环节。从华为此前公布的技术路线图来看，"韬定律"构建了一个涵盖器件、电路、芯片到系统的四层级优化体系。

在最底层的器件层面，华为从优化晶体管的电阻、寄生电容入手，从物理底层最大限度地压缩时间常数τ，夯实基础。

在电路层面，逻辑折叠技术突破传统平面布局的物理限制，将电路从单层"折叠"成双层乃至多层。

在芯片层面，华为引入"软件、架构、芯片"的全栈协同设计，依据实际工作负载来调配指令流和数据流，让芯片只执行必须的计算，减少无效开销，将端到端的执行时间压到最低。

在最顶层的系统层面，华为还定义了"灵衢总线"，重构计算系统互联协议，实现"超节点统一内存编址和原生内存语义"，使数据在不同计算单元之间交换时几乎不再出现"拥堵"的现象。

这四个层级并非逐个优化的线性组合，而是如同齿轮般相互咬合。如果做个类比，传统芯片优化路径犹如在一条越来越狭窄的道路上拼命堆砌跑车。而"韬定律"将整个路线图提升到更广阔的维度：器件、电路、芯片、系统协同演进，信号传递更快、计算更智能。

"韬定律"能否成立，最终要看产品。

何庭波在演讲中提供了一个关键数据：过去六年，华为沿着这条路径已成功设计并量产了381款芯片，覆盖通信、计算、终端、车载等各个领域。这是华为"韬定律"理论能够站稳脚跟的重要支撑。

真正让市场期待的，是今年秋天即将推出的新一代麒麟手机芯片。按照何庭波的说法，这颗芯片将完整应用逻辑折叠技术，基于全新的自由逻辑设计理念，由单层扩展至双层，实现晶体管密度和系统性能的大幅提升。

何庭波的原话是："我们取得了一系列仅靠先进制程工艺难以实现的进步。"这可能意味着华为走出了一条不同于台积电、三星、英特尔的独立道路。

她还透露了一个更为长远的目标：到2031年，基于"韬定律"的高端芯片，晶体管密度将达到1.4纳米制程的同等水平。这意味着华为将通过系统级的时间优化，实现与1.4nm工艺同等的集成密度和计算能力。

这究竟是不是一条可行的道路？何庭波的原话是："我们的解决方案走得通，走得远。我们新芯片的性能完全可以持续对标另一条路径。"

如果"韬定律"可以理解为从"空间"转向"时间"的范式转变，那么全球半导体产业的另一条主线，就是从"平面"走向"立体"。

有趣的是，这两条路线正在同一时间节点交汇。

以先进封装、Chiplet异构集成和混合键合为代表的技术浪潮，正在以前所未有的速度和规模重塑芯片的性能边界。它们与"韬定律"的核心思路殊途同归：不依赖晶体管本身的无限微缩，而是通过更智能的集成和互连方式，推动系统级性能的持续跃升。

先看先进封装。如果说过去几十年，业界讨论"几纳米"就是讨论芯片的一切，那么从2024到2026年，讨论话题的重心正在快速向先进封装倾斜。根据Yole Group的数据，2025年全球先进封装市场规模约531亿美元，预计到2030年有望达到794亿美元，年复合增长率约8.4%。更令人惊叹的是2.5D/3D封装的增长速度：2023年至2029年间，其年复合增长率高达37%。

为什么增长如此迅猛？原因简单直接：AI芯片需求爆发。以台积电CoWoS为代表的先进封装，将GPU核心和高带宽内存（HBM）紧密贴合在一起，信号传输距离从毫米级压缩到微米级，是AI大模型时代算力爆发的"隐形支柱"。数据显示，目前全球2.5D与3D先进封装产能仍供不应求，部分订单从下单到交货甚至超过一年，供应缺口高达约23%。全球头部厂商正在掀起扩产热潮：台积电计划布局七座先进封装工厂，规划到2027年将年产能从130万片提升到200万片，增幅约53.85%。

再看Chiplet（芯粒）。这项技术背后的逻辑是把一颗超大芯片拆成多个小芯粒，各自用最优制程做出来，再通过先进封装"粘"在一起，有点像"把一块大棋盘切成几块小拼图再拼回去"。Chiplet架构在AI芯片中已经大规模应用，尤其对于国内芯片厂商来说，这项技术更具战略价值：它允许部分核心模块使用先进制程，而非关键的I/O、存储模块用成熟制程，有效弥补了先进制程受限的短板，实现了"用有限资源换系统级性能"。

如果说Chiplet是"搭积木"，那混合键合就是决定这些积木能不能搭得稳、搭得密的那把"胶水"。混合键合的突破性在于：它完全不需要焊料凸块，直接让铜和铜在原子层级接触，实现芯片间铜-铜和氧化物-氧化物的直接键合。相比传统热压键合，混合键合带来的互连密度能提升一到两个数量级，寄生电容极低，信号延迟和功耗都大幅下降。

这项技术被业界视为"后摩尔时代未来十年的必选技术路线"。从具体落地看，存储巨头们已经集体布局。SK海力士和三星都在为下一代HBM高带宽内存铺路，预计混合键合将从HBM4开始引入，16层HBM的堆叠结构正在紧锣密鼓地验证中。混合键合设备市场的年复合增长率预计高达69%，远超半导体行业的整体增速。

还有一个更前沿的方向：硅光互连与光电共封装（CPO）。

信号传输的本质瓶颈，正在从芯片内部向芯片之间、乃至机柜之间的互连转移。传统的铜互连在高频率下损耗大、距离有限，越来越难以支撑大规模AI集群的带宽需求。硅光互连的核心思路是用光代替电来传信号，速度更快、延迟更低、功耗大幅下降。

台积电在2026年5月的技术论坛上高调披露了其"三层蛋糕"AI平台架构：底层是运算层（Compute），中间是封装集成层（CoWoS/SoIC），最顶层是"未来最重要的"光子互连层（COUPE）。COUPE技术通过3D异质集成方式，将电子芯片与光子芯片垂直堆叠，使得组件之间距离极近，大幅降低电耦合损耗。据台积电透露，今年已启动全球首款采用COUPE技术的200Gbps微环调制器的量产，比特误码率低于一亿分之一。相比传统铜线，COUPE可使系统能效提升4倍、延迟降低10倍；若与封装平台深度整合，能效甚至可提升到10倍，延迟降低20倍。

国金证券(8.770, 0.03, 0.34%)在最新研报中明确指出：2026年是CPO的产业化元年。台积电、英伟达、博通等产业链核心玩家已经跑步进场，标志着"光进铜退"在AI数据中心的大规模落地正式拉开帷幕。

从长期来看，华为"韬定律"与整个产业技术演进的方向高度一致。不论称为"时间微缩"还是"先进封装"，背后的本质都是一个根本性的共识判断：芯片性能的提升，不能再仅仅依赖"把晶体管做小"。

真正的竞争正在转移到一组新的维度上：互连密度、信号延迟、系统协同、垂直堆叠、光互连。这些维度的组合效应，远比单纯缩小一个节点要复杂、也要广阔得多。用华为自己的话说，2026年到2035年，随着大量探索性技术的逐步产品化，晶体管的密度将持续提升，工作频率将持续增长，高性能芯片将源源不断涌现。

何庭波在演讲的结尾，说了一句意味深长的话："未来一定属于开放合作。在半导体演进的路径上，没有一家企业可以独自完成所有答案。在'韬定律'的路径下，我们期待与全球科学家、工程师和产业伙伴紧密合作，共同推动半导体与电子产业持续发展。"

芯片产业链太长、太复杂，没有一个国家、一家公司能包揽全链条。包括光刻机在内的半导体设备、封装基板的材料、EDA工具、CPO的标准体系……每一环都需要全球协作。华为提出"韬定律"，是在半导体行业寻找全新增长曲线的关键时刻，为世界提供一种兼容、开放、可供选择的中国方案。