AI智能体独立设计RISC-V内核
从2020年研究人员微调GPT-2、用它生成逻辑电路片段，到2023年借助GPT-4辅助设计一款全新指令集的8位处理器，再到2024年，多种大语言模型已经能设计并验证具备基本功能的芯片（如用于骰子随机运算的芯片），但这些方案大多仍有缺陷。
如今，AI芯片设计初创公司Verkor.io宣布取得一项重要进展：他们做出了首个完全由智能体AI独立完成设计的RISC-V CPU内核。该处理器名为VerCore，最高主频可达1.5GHz，性能大致相当于2011年的笔记本处理器。
联合创始人Suresh Krishna表示，团队最大的突破在于：让整套方案由AI智能体独立完成完整芯片设计流程，比起在全流程里只用专门AI工具做单点任务，效率高得多。他说：“我们最终证明，最优做法是让AI智能体自己解决整个芯片设计问题。”
把人类流程带入智能体AI
Verkor.io这套智能体系统名为Design Conductor，它本身不是AI模型，而是一套用于调度大语言模型的框架。此类调度框架属于约束软件，能够引导AI智能体按标准化步骤推进任务。在芯片设计中，它几乎完整复刻人类芯片架构师的工作方式：先做架构，再做实现，随后测试功能，并可统一管理子智能体和各类设计文件数据库。
这也意味着，用户只需提供一段初始提示词，系统就能自动跑完整个流程——这次芯片设计只用了一段219个单词的设计说明指令，该提示词已随《Design Conductor》论文公开。最终输出的是GDSII版图文件，可直接对接现有电子设计自动化（EDA）工业软件。
Synopsys和Cadence是EDA软件领域的两大巨头，它们同样推出了智能体AI工具，帮助芯片架构师用AI完成部分自动化工作。但Design Conductor与之不同：它是专为全自主芯片设计打造的，能从设计规范出发，一站式走完全部开发流程，而这项能力目前主流EDA厂商还没有公开宣称实现。
Verkor.io创始工程师Ravi Krishna说，Design Conductor的流程完全模仿传统芯片工程师的研发习惯：系统先解读设计规范，再编写并调试寄存器传输级（RTL）文件，也就是CPU数据流的抽象描述，之后依次迭代完成供电、时序、版图等细分工作，每一步都会回到原始规范做校验。像版图这类环节，还会借助专业工具来配合AI智能体完成整体设计。“整套系统是循环迭代运行的。”
该系统用了12个小时完成VerCore内核设计。这个时间并不算长。虽然借助AI智能体，人们可能会以为增加或减少智能体数量就能直接压缩或延长设计周期，但拉维·克里希纳表示，现实并没有这么简单，因为芯片设计中的一些任务很难并行化。
不过，持续进步的大模型能力，是这次突破的关键。他说：“我记得去年年中，我们尝试让当时的AI模型去设计浮点乘法器，那时这个任务已经略微超出了模型能力边界。”2025年12月完成设计的VerCore，正好体现出AI模型此后的飞跃。“现在做不到的设计，半年后也许就能实现。”他坦言，“我也说不清这到底是值得担心，还是值得高兴。”
AI芯片设计迎来首个突破
VerCore采用RISC-V指令集架构（ISA）。这种主流开放标准指令集最初只用于存储控制器等小众场景，如今正逐渐扩展到笔记本、智能手机等设备中的片上系统（SoC）。这款CPU的精确主频为1.48GHz，在CoreMark处理器内核基准测试中拿到3261分。
Verkor团队称，这一成绩大致相当于英特尔赛扬SU2300处理器的内核表现。这个水平是否亮眼，见仁见智。赛扬SU2300发布于2011年，采用英特尔Penryn架构，而Penryn最早可追溯到2007年11月。
也就是说，VerCore还不足以威胁顶级高性能CPU，但它仍然有两方面的重要意义。
VerCore是全球首个由AI智能体全流程独立设计的RISC-V CPU内核。过去的AI芯片设计案例大多只能覆盖部分环节，从未真正完成完整内核的研发。Ravi Krishna表示，公司一开始就是想挑战AI智能体从未做到过的目标。他说：“从不断推动大模型能力边界的角度看，这正是我们做这项研究的核心价值。”
虽然VerCore的理论性能有限，但它足以说明这套设计有现实可用性。事实上，RISC-V之所以受欢迎，关键就在于其指令集架构可以免费使用，属于开放标准。RISC-V芯片整体速度通常不如x86和Arm阵营的竞品，但成本更低，性价比更高。
还要说明一点：这颗芯片目前还没有真正流片量产。VerCore先借助RISC-V官方参考仿真器Spike完成了功能验证，又用开源ASAP7工艺设计套件完成版图布局。该套件是学术工具，用来模拟7纳米工艺，二者都是RISC-V设计中的常用资源。团队称，VerCore还能在仿真环境里运行定制版uCLinux嵌入式系统。
质疑者也很快会有机会自行验证。Verkor.io计划在四月底公开完整设计文件，不仅包括VerCore处理器内核，还会同步发布这套AI智能体系统近期完成的多项设计成果。此外，团队还会在全球顶级电子设计自动化大会DAC上，展示VerCore的FPGA硬件实测版本。
芯片设计师要担心AI智能体抢饭碗吗？
一款能在12小时内快速完成CPU设计的AI芯片工具，对人类工程师来说似乎并不是好消息，但Design Conductor仍有明显局限。Verkor.io团队表示，即使大模型持续进化，它依然缺少人类工程师特有的设计直觉和经验判断。
AI设计调度系统经常会陷入无谓的重复试错，而这些问题本可以被人类工程师提前避开。比如，这个智能体曾出现时序设计错误，导致数据传输节奏与CPU时钟周期不匹配。模型无法直接找到根因，只能盲目大范围改代码、反复排查。虽然最后修好了，但过程中走了很多弯路、踩了不少死胡同。公司工程副总裁David Chin说：“本质上，我们是在用大量算力，弥补AI缺失的行业经验。”
Suresh Krishna对此表示赞同，并补充说：随着智能体系统开始处理更复杂的芯片设计，Design Conductor这种靠蛮力试错的方式，效率很可能会明显下降。他指出：“芯片设计是一个非线性空间，算力消耗会呈爆发式增长。落到实际项目里，专业经验和常识判断非常重要。”
尽管如此，以Design Conductor为代表的智能体系统，仍然能够通过加快迭代节奏，大幅缩短芯片设计周期。同时，这类工具也能降低门槛，让资源有限、人员紧张的小团队也有能力独立推进芯片研发。
Ravi Krishna表示：“现在还远远谈不上一个人独立完成芯片设计。眼下仍然需要五到十人的团队，每个人负责不同专业方向。只有这种专家小队配合AI工具，才有可能做出可量产级的芯片方案。”