先进封装：赋能边缘AI新时代

人工智能（AI）正迅速从云端渗透到边缘设备，驱动着边缘AI的迅猛发展。汽车、个人电脑、机器人、智能手机以及监控等领域都在加速采纳边缘AI技术。预计到2030年，边缘AI设备的数量将以每年17%的复合增长率持续增长，总量将突破20亿台。

与动辄需要数万亿次每秒浮点运算（TOPS）、依赖庞大预算和巨额投资的云端AI系统不同，边缘AI应用的集成电路设计面临着截然不同的限制：通常的算力需求仅在1至50TOPS之间，同时必须严格控制功耗（0.01至1W）和成本（10至1,000美元）。这迫使芯片设计者必须同时应对带宽、性能、外形尺寸、散热和成本等多方面的挑战。

从平面到垂直堆叠：边缘AI设计的关键转变

随着多模态AI应用对带宽和计算能力需求的不断增长，芯片面积和功耗也随之攀升，传统的平面芯片结构正逐渐接近其物理性能的上限。为了克服这一瓶颈，行业内正日益倾向于采用垂直堆叠技术，将处理器、内存以及其他功能单元集成到单个封装内，并通过中介层实现高效连接。

垂直堆叠能够显著缩短信号传输路径，从而降低信号损耗和延迟，减少能耗，并实现更小巧的设备尺寸。此外，其模块化设计也有助于提高生产良率并优化成本控制。

需要指出的是，垂直堆叠并非适用于所有场景。部分模块，例如图像处理器或电源管理集成电路（PMIC），出于散热考虑可能仍需采用平面布局；而另一些模块，如神经网络处理器（NPU）和内存，则可以通过垂直堆叠显著提升性能。因此，“选择性垂直堆叠”——即仅在能够带来最大效益的环节实施堆叠——正成为芯片设计者应对边缘AI挑战的主流策略（参见图示）。

图：边缘AI正推动芯片架构从平面设计向垂直堆叠转型。在传统的平面设计（左图）中，各个独立的组件并排排列；而在支持边缘AI的垂直堆叠架构（右图）中，芯片通过中介层垂直叠放，从而在提升性能的同时缩小整体尺寸。（