代理式AI崛起：重塑硅-封装-板协同设计的新范式(1)
一、典型困境：一场永远开不完的跨团队会议凌晨两点，某AI加速器项目的联合评审仍在进行。SI工程师刚刚演示完封装互连的反射仿真，话音未落，PI团队指出电源网络的IR Drop超标；热仿真团队随即警告，如果按照PI的建议加密去耦电容，局部热流密度将超出封装散热极限；EMI团队则在一旁沉默，因为他们知道，无论哪个方向的妥协都会让辐射发射指标再次越界。这不是极端案例，而是硅-封装-板（Silicon-Package-Board，SPB）协同设计领域每天都在上演的常规场景。四个团队、三个设计层次、四个物理域——信号
华为"韬定律"V2版论文正式发布，芯片产业发展将迎来哪些新机遇？
近日，在中国科学院科技论文预发布平台ChinaXiv上，华为董事、半导体业务部总裁何庭波公布了A time scaling theory for multi-layer electronic systems（《面向多层级电子系统的时间缩微理论》，业界称为"韬（τ）定律"）的第二版更新。 与5月25日首次发布的V1版本相比，新版本在保持原有理论框架的基础上，增添了详尽的工程实施细节、实际测试数据以及产品迭代路线图，进一步印证了"韬（τ）定律"作为半导体产业演进新准则的可行性。 "韬（τ）定律"V2版本发布后
射频芯片设计瓶颈与AI破局之路
如今人人都在关注AI处理器，讨论英伟达显卡，热议计算力竞争。然而，一个更为基础的制约因素，正阻碍着整个无线通讯行业的发展，却鲜少有人深入探讨。那就是RFIC，即射频集成电路的设计效率。放眼全球，射频前端集成电路市场规模在2025年预计达255亿美元，到2034年或将猛增至481亿美元。每部iPhone内部都装配着Qorvo、Skyworks、Broadcom、Qualcomm的射频前端模组，而Starlink终端上1280个相控阵单元的背后，是数百颗RFIC芯片。但RFIC设计堪称半导体行业中自动化程度最
AI驱动RTL设计：芯片前端智能化升级
寄存器传输级编码作为硬件设计的关键层级，运用Verilog、SystemVerilog、VHDL等硬件描述语言，在时钟边沿间构建数据流动模型。这构成数字芯片设计不可或缺的基础环节。该阶段输出可综合的寄存器传输级代码，直接影响四大关键指标：电路功能与设计规格的符合程度、代码的可综合特性、芯片的功耗性能面积边界、后续验证工作的难易程度与整体效率。Cadence ChipStack AI Super Agent于2026年2月发布，借助心智模型精准解读设计需求，消除理解偏差，能够自动化产出寄存器传输级代码、测试
AI芯片设计热潮下，新思科技上调业绩预期
5月27日美股收盘后，电子设计自动化（EDA）软件巨头新思科技（Synopsys）公布了2026财年第二季度财报，其核心财务指标全面优于市场预期。同时，由于AI芯片开发的热潮，新思科技宣布上调2026财年的营收和盈利预测，并透露正在与客户探讨一种新的按芯片数量收费的商业模式。第二财季营收激增42%，EDA业务成主要推动力数据显示，新思科技在2026财年第二季度的营收达到22.76亿美元，同比增长42%，超出分析师预期2600万美元。Non-GAAP每股收益为3.35美元，高于预期的3.15美元。从业务板块
半导体设计迎来智能体革命：AI协作者重塑行业格局
集成电路设计领域的人工智能已跨越探索阶段，蜕变为行业新标配。曾经各自为政的应用场景——如布局优化与仿真分流——现已突破临界节点。在28纳米及以下制程的前沿芯片设计中，过半项目已借助AI辅助完成。随着智能体系统从简单的对话式助手演进为具备推理能力、可调用工具的合作伙伴，设计团队正面临全新课题：制定更为系统的部署战略以维系竞争优势。这一转折象征着EDA领域的范式转换。传统EDA中的AI是被动的、针对特定任务的。它仅对工程师设定的目标进行优化，且止步于此。相较之下，智能体AI是带有目的性运作的。它能分解复杂目标