李楠解析台积电策略：先进制程当下收益更优
快科技6月3日讯，上月，华为正式推出韬（τ）定律，为半导体及电子系统的未来演进，提供了一套与过往思路截然不同的全新指导方针。 依据该体系规划的路线，预计至2031年，基于韬定律构建的高端芯片，其晶体管密度有望达到1.4纳米制程的同等水准，无需完全倚赖单一维度的制程工艺迭代即可实现性能飞跃。 韬定律体系的核心目标在于系统性地降低时间常数τ，旨在推动芯片从底层电路到上层系统的各层级性能、能效及晶体管密度持续稳定提升，打破以往单纯依靠制程升级来拉动迭代的路径依赖。 在具体电路实现层面，韬定律主张利用逻辑折叠技术
AI浪潮下的封装革命
这几年半导体圈子最魔幻的事情，莫过于大家原本都在死磕光刻机和晶体管尺寸，结果猛然一抬头，发现卡住全球 AI 算力脖子的，居然是以前被看作是“低端苦力活”的封装。作为在产线和商业场上摸爬滚打的人，咱们得把这事儿看透。现在的先进封装（Advanced Packaging）和 3D 堆叠，早就不是以前那个给芯片“穿个塑料壳、引出几根铁丝”的边缘工序了。它现在是真正的“利润收割机”和“技术印钞机”。咱们今天就摘掉那些虚无缥缈的学术光环，左手拿工程师的放大镜，右手拿商人的算盘，把 AI 时代先进封装带来的暴利机会彻
边缘AI算力存储瓶颈与创新解决方案探析
随着计算重心从云端向边缘迁移，人工智能应用独特的计算需求对存储系统带来了严峻挑战。边缘AI设备，如自动驾驶汽车、智能机器人、AI PC及高端智能手机，在追求高计算吞吐量的同时，必须严格控制功耗、散热和成本。传统的冯·诺依曼架构因计算与存储分离，在处理大规模并行矩阵运算时，大量能量耗费于数据传输而非计算本身，即所谓的“内存墙”与“功耗墙”，这已成为阻碍边缘AI性能提升的关键瓶颈。生成式AI和大语言模型（LLM）向边缘渗透，使得存储系统的复杂性呈指数级增长。边缘端AI推理主要包含预填充（Prefill）和解码