李楠解析台积电策略：先进制程当下收益更优
快科技6月3日讯，上月，华为正式推出韬（τ）定律，为半导体及电子系统的未来演进，提供了一套与过往思路截然不同的全新指导方针。 依据该体系规划的路线，预计至2031年，基于韬定律构建的高端芯片，其晶体管密度有望达到1.4纳米制程的同等水准，无需完全倚赖单一维度的制程工艺迭代即可实现性能飞跃。 韬定律体系的核心目标在于系统性地降低时间常数τ，旨在推动芯片从底层电路到上层系统的各层级性能、能效及晶体管密度持续稳定提升，打破以往单纯依靠制程升级来拉动迭代的路径依赖。 在具体电路实现层面，韬定律主张利用逻辑折叠技术
孔蓉解析韬定律：芯片立体堆叠助力国产半导体突围
近日，华为抛出“韬定律”概念，引发各界对中国芯片技术能否实现“弯道超车”的热议。究竟何为韬定律？它是否足以重塑中国半导体行业的竞争态势？6 月 2 日，国联民生证券研究所副所长兼海外研究首席分析师孔蓉亮相新浪证券直播间，以通俗易懂的方式深度剖析了这一焦点话题。视频直播>> 孔蓉谈到，传统芯片制造长期受限于摩尔定律，即通过不断压缩晶体管尺寸，追求芯片的小型化与高密度，这好比是在“建平房”。而华为提出的韬定律则开辟了全新路径——无需一味追求更小，转而利用 3D 堆叠技术，如同“建高楼”般将芯片层层
黄仁勋谈华为韬定律：技术突破非威胁，台积电已布局十年
来源：TechWeb 【TechWeb】5 月 28 日，英伟达首席执行官黄仁勋在台北“万亿美元晚宴”结束后接受媒体访问，针对人工智能行业竞争以及云厂商自研芯片等热门议题阐述了观点。当被问及华为半导体近期推出的“韬（τ）定律”及“逻辑折叠（LogicFolding）”技术时，黄仁勋明确表示，这对华为来说属于技术层面的重大突破，但对台积电而言并未构成威胁。 黄仁勋进一步阐释，华为借助芯片堆叠与 3D 封装工艺，无需压缩半导体制造线宽，即可实现晶体管数量翻倍，甚至提升 3 至 4 倍。他认可这是一条极为出色的
深度解析：AI 如何重塑软件工程范式
机械、化工、电力、自动化及通讯，这些工程领域看似迥异，但审视其发展历史，会发现一个共性：它们的成功均依赖于“消耗能源，将人脑参与的低阶认知回路固化为物理装置”。无论是蒸汽机的离心调速器、化工厂的恒温与压力调节器、电网的调度设备，还是流水线上的 PLC，其本质如出一辙：将原本需要人工监控、调整和判断的任务，交由燃烧煤炭或消耗电力的设备自动完成。人类因此从主控制回路中抽离，退居至设计、维护及维修等后方岗位。这便是控制论在工程领域最早的实现路径。其核心成果并非单纯“节省了多少劳动力”，而是大规模消除了不确定性—
华为Mate 90系列重磅曝光：屏幕芯片双突破打造超级旗舰
2026年高端机型竞争即将展开，华为Mate 90系列已率先成为行业焦点。据数码达人"智慧皮卡丘"透露，华为Mate 90系列确定采用双尺寸策略，更引人关注的是，高配版本将独家配备6.9英寸双层OLED屏幕，并首发采用全球首款逻辑堆叠芯片麒麟2026，屏幕与处理器双双刷新行业纪录，顶配版（Mate 90 Pro Max/RS非凡大师）有望锁定年度机皇地位。信息披露，Mate 90系列规划6.8英寸、6.9英寸两种规格，适配不同用户偏好。其中6.9英寸版本采用双层OLED技术，仅限Pro Max与RS非凡大
AI浪潮下的封装革命
这几年半导体圈子最魔幻的事情，莫过于大家原本都在死磕光刻机和晶体管尺寸，结果猛然一抬头，发现卡住全球 AI 算力脖子的，居然是以前被看作是“低端苦力活”的封装。作为在产线和商业场上摸爬滚打的人，咱们得把这事儿看透。现在的先进封装（Advanced Packaging）和 3D 堆叠，早就不是以前那个给芯片“穿个塑料壳、引出几根铁丝”的边缘工序了。它现在是真正的“利润收割机”和“技术印钞机”。咱们今天就摘掉那些虚无缥缈的学术光环，左手拿工程师的放大镜，右手拿商人的算盘，把 AI 时代先进封装带来的暴利机会彻
AI算力短缺产业链解析：从3D堆叠到玻璃基板
核心逻辑光模块→HBM（高带宽内存）→堆叠：AI算力短缺正沿供应链逐级向上扩散。AI算力需求促使芯片堆叠（HBM/3D DRAM/Chiplet）成为必要，堆叠的核心工艺（打孔/填充/键合）刺激了上游设备和封测需求。台积电CoWoS生态系统带动了一批国内供应商。玻璃基板是堆叠技术的长期演进方向，目前处于早期产业化阶段。一、为何堆叠成为短缺环节？AI芯片的实际瓶颈不在于计算，而在于数据搬运。将处理器与存储器垂直堆叠以缩短物理距离，是目前最有效的解决方案。目前三大堆叠方向均显示短缺：HBM：通过TSV堆叠的多
先进封装：赋能边缘AI新时代
人工智能（AI）正迅速从云端渗透到边缘设备，驱动着边缘AI的迅猛发展。汽车、个人电脑、机器人、智能手机以及监控等领域都在加速采纳边缘AI技术。预计到2030年，边缘AI设备的数量将以每年17%的复合增长率持续增长，总量将突破20亿台。与动辄需要数万亿次每秒浮点运算（TOPS）、依赖庞大预算和巨额投资的云端AI系统不同，边缘AI应用的集成电路设计面临着截然不同的限制：通常的算力需求仅在1至50TOPS之间，同时必须严格控制功耗（0.01至1W）和成本（10至1,000美元）。这迫使芯片设计者必须同时应对带宽
边缘AI算力存储瓶颈与创新解决方案探析
随着计算重心从云端向边缘迁移，人工智能应用独特的计算需求对存储系统带来了严峻挑战。边缘AI设备，如自动驾驶汽车、智能机器人、AI PC及高端智能手机，在追求高计算吞吐量的同时，必须严格控制功耗、散热和成本。传统的冯·诺依曼架构因计算与存储分离，在处理大规模并行矩阵运算时，大量能量耗费于数据传输而非计算本身，即所谓的“内存墙”与“功耗墙”，这已成为阻碍边缘AI性能提升的关键瓶颈。生成式AI和大语言模型（LLM）向边缘渗透，使得存储系统的复杂性呈指数级增长。边缘端AI推理主要包含预填充（Prefill）和解码
三星西安厂量产236层NAND 冲击286层
快科技3月30日消息，据韩媒ETNEWS报道，位于西安的三星电子NAND晶圆厂已正式实现V8（236层堆叠）3D NAND闪存的量产。 本次制程升级工作自2024年启动，在原有V6（128层）NAND生产线基础上完成技术改造，旨在提升产品性能与生产效率，满足AI时代对高性能存储设备的需求。 在量产V8 NAND后，三星西安晶圆厂的下一步已瞄准286层堆叠的V9 NAND，相关生产线将位于X2工厂，计划在2026年内完成转换并开始大规模生产。 据悉，3D NAND 闪存的堆叠层数是衡量厂商技术实力的核心指标